19. Japan Patent Office (JP)

12. Laid-open Patent Application Gazette (A)

- 11. Laid-open Patent Application No. Sho 57-31166
- 43. Disclosure Date: February 19, 1982

51. Int. Cl.<sup>3</sup> ID Code Agency Control No. H 01 L 23/48 6819-5F 21/58 6679-5F

Number of Inventions: 1

Examination Not Requested Yet

(Total 4 pages)

- 54. Invention Title: Semiconductor Device
- 21. Application No. Sho 55-105911
- 22. Application Date: July 31, 1980
- 72. Inventor: Junji Sakurai, Fujitsu Limited, 1015 Jokotanaka, Nakahara-ku, Kawasaki City
- 71. Applicant: Fujitsu Limited, 1015 Jokotanaka, Nakahara-ku, Kawasaki City
- 74. Representative: Koshiro Matsuoka, Patent Agent

#### **SPECIFICATION**

1. TITLE OF INVENTION Semiconductor Device

### 2. CLAIMS

(1) A semiconductor device which seals inside a package a multilayer semiconductor integrated circuit chip in which element integration layers with integrated semiconductor elements are stacked in multiple layers and each layer is provided with a conductive pad to the outside,

wherein internal pads inside the package are provided in a stepped manner in multiple layers, and the corresponding layer's said conductive pad and internal pad are connected via an external conductor.

- (2) A semiconductor device according to claim 1, wherein said external conductor is a bonding wire.
- (3) A semiconductor device according to claim 1, wherein the shape of said conductive pad portion and the shape of said internal pad portion are formed so as to correspond, and said multilayer semiconductor integrated circuit chip is in a face-down state and is connected via an electrode pad as said external conductor.

### 3. DETAILED DESCRIPTION OF THE INVENTION

The present invention pertains to the structure of a semiconductor device that equipped with a multilayer semiconductor integrated circuit chip. In electronic devices such as electronic computers and various types of communication devices and so forth,

increasing the mounting density of semiconductor devices is extremely important in trying to make instruments smaller and give them more capacity.

In order to achieve the aforesaid object in a semiconductor integrated circuit (IC) such as a large-scale integrated circuit (LSI), techniques for increasing the degree of element integration per package include (1) structures in which a plurality of LSI chips is arrayed inside 1 (one) semiconductor package, (2) structures in which semiconductor elements are formed on the surface of 1 (chip), (3) structures in which semiconductor packages containing LSI chips are stacked, (4) structures in which a semiconductor layer is formed on an insulating layer formed on an LSI, the semiconductor layer is recrystallized with laser annealing, and LSI is formed in the recrystallized semiconductor layer (see *Nikkei Electronics*, 2-18 (1980), p. 82), etc. However, all of these have problems. In structures (1) ~ (3) one cannot expect to greatly increase the degree of integration and mounting density vis-à-vis an instrument. In structure (4) the degree of integration and mounting density increase greatly, but circuit terminals at each layer are not exposed, so it is difficult to individually inspect the LSI process functions and circuit functions formed at each layer.

The present invention takes into account the aforesaid problems. It provides a semiconductor device that seals into a package a multilayer semiconductor integrated circuit chip that stacks integrated circuit (IC) chips, greatly suppresses an increase in package dimensions and greatly increases the degree of IC integration per package, and has a structure that makes it possible to individually measure the process functions and circuit functions of each IC chip.

That is, the present invention is a semiconductor device which seals inside a package a multilayer semiconductor integrated circuit chip in which element integration layers with integrated semiconductor elements are stacked in multiple layers and each layer is provided with a conductive pad to the outside; it is characterized in that internal pads inside the package are provided in a stepped manner in multiple layers, and the corresponding layer's aforesaid conductive pad and internal pad are connected via an external conductor.

Below, the present invention shall be described in detail using upper view (a) and sectional view along arrow A-A' (b) of the two embodiments of chip stacking structures shown in FIG. 1 and FIG. 2, and the schematic sectional views of two embodiments of structures for mounting the chip in a package shown in FIG. 3 and FIG. 4.

The semiconductor IC chip that is each element integration layer used in the multilayer semiconductor ICs in these embodiments is typically one in which, according to the MIS-type IC fabrication process, for example, formation of the gate oxide film, gate electrode, source and drain electrodes, wiring, etc. is completed, and the upper surface is covered with a surface protection insulating film such as phosphorus-doped silica glass (PSG), leaving only the bonding pad parts that are the pads for conductivity for wiring. Furthermore, bump-shaped electrodes may be formed at the aforesaid bonding part parts.

Now, for example, in a multilayer semiconductor IC chip stacking structure such as that shown in FIG. 1(a) and (b), a number of desired conductive bonding pads 2a, 2b, 2c or 2d are formed at the periphery along the 4 (sides) of first layer semiconductor chip 1a, second layer chip 1b, third layer chip 1c, and fourth layer chip 1d; the size of the chip in each layer is formed so that higher chips become successively smaller so that when an

upper-layer chip is mounted the bonding pad of the lower-layer chip is exposed at the periphery (outside) of the upper-layer chip. (In the drawings, 9 represents the surface protection insulating film.)

Also, the adhesion layer 3 when stacking and securing these semiconductor IC chips is formed using an insulating resin such as a silicone resin, epoxy resin, or polyimide, etc., a conductive adhesive such as silver paste, etc. or a solder material consisting of an alloy such as gold-tin (Au-Sn). Furthermore, among these, when creating adhesion using a solder material it is necessary to form in advance a metallized layer consisting of Au or the like on the surface protection insulating film 9 of the lower-layer semiconductor IC chip. In structures that adhere using a conductive adhesive or a solder material, contact windows are formed at desired locations other than the peripheral part in the lower chip's surface protection insulating film 9; this is advantageous when forming vertical electrical connections with desired regions of the upper-layer chip via the aforesaid conductive adhesive or solder material.

FIG. 2(a) and (b) is a different embodiment showing the structure when stacking semiconductor IC chips of the same chip size. In this case, for example, the bonding pads 2a, 2b, 2c, and 2d of each layer's semiconductor IC chip 1a, 1b, 1c, and 1d are formed only at edge parts along adjacent 2 (sides) at the chips. The same aforesaid conductive resin, conductive adhesive, or solder material is used as the adhesion layer 3 used when adhering chips. (In the drawings, 9 represents the surface protection insulating film.)

This embodiment's semiconductor device has a structure wherein the aforesaid sort of multilayer semiconductor integrated circuit chip is disposed inside a semiconductor package. In one embodiment thereof, as shown in FIG. 3's sectional schematic drawing, a multilayer semiconductor integrated circuit chip with sequentially stacked semiconductor IC chips 1a, 1b, 1c, and 1d is secured so that it is disposed on semiconductor package 4's chip stage 5 using the same aforesaid conductive resin, conductive adhesive, or solder material. The aforesaid chips' desired bonding pads (normally all the bonding pads) 2a, 2b, and 2c and the semiconductor package 4's internal pads 6a, 6b, and 6c are connected by a wire 7, which is an external conductor that uses a method such as wire bonding, etc. (In the drawing, 9 represents the surface protection insulating film.)

Also, this embodiment has a structure in which a desired bonding pad 2d of upper-layer chip 1d and a desired bonding pad 2c of the lower-layer chip 1c are connected by external conductor 7' using wire bonding. This sort of external conductor connection is used when connecting circuits formed on each chip to a common power source, for example. Furthermore, in this structure it is preferred that semiconductor package 4's internal pads 6a, 6b, and 6c be formed so that they have essentially the same height as bonding pads 2a, 2b, and 2c of the respective corresponding multilayer semiconductor integrated circuit chips 1a, 1b, and 1c.

Also, FIG. 4 is a sectional schematic view of an embodiment of the inventive semiconductor device in which a multilayer semiconductor integrated circuit chip is placed in the semiconductor package in a face-down structure. This embodiment has a structure in which a multilayer semiconductor integrated circuit chip with semiconductor IC chips 1a, 1b, and 1c having bump electrodes 8a, 8b, and 8c consisting of lead-tin (Pb-Sn) solder or the like at bonding pads 2a, 2b, and 2c stacked and formed and described

previously is mounted with its upper side downward, and is soldered and secured to internal pads 6c, 6b, and 6a formed in multiple layers in the semiconductor package 4 using the aforesaid bump electrodes 8a, 8b, and 8c; the bonding pad part of each layer's semiconductor IC chip 1a, 1b, and 1c and the wiring inside the package are respectively electrically connected with the bump electrodes 8a, 8b, and 8c as external conductors. (In the drawing, 9 represents the surface protection insulating film.)

Furthermore, in this structure the thickness of each layer's semiconductor IC chip and the inter-layer separation of wiring inside the semiconductor package need to be essentially the same.

In a semiconductor device with the inventive structure as explained above semiconductor IC chips are stacked and secured inside a semiconductor package, so it is possible to greatly increase the circuit density (degree of integration) per package while greatly minimizing an increase in package dimensions [portion of original deleted], and it has a structure such that each semiconductor IC chip's bonding pad region or internal wiring connected thereto is individually exposed inside the package, so when assembling the multilayer semiconductor IC it is possible to detect process functions and circuit functions for each chip and manufacturing yield can be increased.

In addition, the structure of the internal pad portion of the inventive semiconductor device is formed so that it essentially corresponds to the structure of the conductive pad portion of the multilayer semiconductor integrated circuit chip, so mounting the aforesaid chip is easy to perform.

Also, in the structure of the first embodiment of the present invention each element integration layer's bonding pad is exposed, and bonding pads in different chip layers can be connected by an external conductor as described previously. Therefore it is not always necessary to have all of a circuit function in one chip in a semiconductor device with a multilayer chip structure, and a circuit can be spread across several chips.

Therefore the present invention makes it possible to increase multilayer semiconductor IC manufacturing yield and simultaneously decrease the size and increase the capacity of electronic devices such as electronic computers or electronic communication devices, etc.

### 4. BRIEF DESCRIPTION OF THE DRAWINGS

FIG. 1 and FIG. 2 show two embodiments of chip stacking structures in the inventive multilayer semiconductor integrated circuit; (a) is a view from above, and (b) is a sectional view along arrow A-A'. Also, FIG. 3 and FIG. 4 are schematic sectional views of two embodiments of structures for mounting the chip in a package in the present invention.

In the drawings, 1a and 1b and 1c and 1d are semiconductor integrated circuit chips that are element integration layers, 2a and 2b and 2c and 2d are bonding pads, 3 is an adhesion layer, 4 is a semiconductor package, 5 is a chip stage, 6a and 6b and 6c are package internal pads, 7 and 7' are external conductors, 8a and 8b and 8c are bump electrodes, and 9 is a surface protection insulating film.

Representative: Koshiro Matsuoka, Patent Agent [seal]

## (B) 日本国特許庁 (JP)

# ① 特許出願公開

# ®公開特許公報(A)

昭57-31166

⑤Int. CL<sup>2</sup>
 H 01 L 23/48
 21/58

識別記号

庁内整理番号 6819—5 F 6679—5 F **6**公開 昭和57年(1982)2月19日

発明の数 L 審査請求 未請求

(全4頁)

### ②半導体装置

②特 頭 昭55-105911

**念出 顧昭55(1980)7月31日** 

仍発 明 者 桜井洞治

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

邳代 理 人 弁理士 松岡宏四郎

哈 衛 禁

i. 強明の名称 半導体重能

### 2. 特許請求の範囲

- (1) 半導体系子が顕微されてなる素子実体機が多 層に味噌され。各層に外部との感染パッドが設 けられた多層学導体集積回路チップをパッケー 少内に動入した単磁体装置において、窓パッケー 少内の内部パッドが路野状に多角におけられ 対応する層の簡別があいて、と内部パッドとが 外部等体を介して接続されてなることを特別と する半導体装飾。
- (2) 前配外部戦体がポンディングワイヤーである ととを特容とする特許請求のも売削1項列戦の 半温体接收。
- (図 前配等通パッドの部分の角状と前記内部パットの部分の形状とが相対応するようが成され、 制記多路半身体無機凹路テップをフェース・ダウン状態でかつ前記外部導体として能物パッドを介して接続してなることを特 とする物許能

水の製物第1項記載の半導体装置。

### 3. 発明の許細な説明

本発明は多極学、体表を開発チップを設けた学 森体装置の構造に限する。電子計画機能のいは各 構造信仰数等の電子機器に於ては、中心体を確の 現装密度を両上。しめることが機器の小野化大彩 徴化を図る上で伸めて重要をことである。

老して上記目的のために大坂機外横桁が(LSI)
知の半海体紫積国路(1C)に放て、パッケージ
当りの妻子無額度を向上せしめる技術として、(1)
複数個のしち1チップを1[個]の半点体だっケージ内に列設する体流。(3)しち1チップを指
数した半導体パッケージを加み等ねる状态。(4)
しち1上に形成した絶縁は上に半線体所を形成し
レーザ・アニールで設半導体を単れた動化し、該
知行前半線体階に15(2を形成する映像)
いけれ半線体階に15(2を形成する映像)
があるが、(1)~(3)の超速に於て位掛紙が及び機 観に対する実装階版の大幅を同上に割待できず。

777,000

特開昭 57~ 31166(2)

又(4)の構造に夢では無偏型及び突撃密度は大幅に 向上するが、各層の回路増子が設出しないので、 各層に形成されているLSIのブロセス級能や国 路機能を悩みに検査するととが困難であるという 問題があった。

本発明は上記簡響点に能み、業務回路(IC) サップを表層し、パッケージ寸法の拡大すること を暴力抑え且つパッケージ当りのICの機能度を 大幅に向上せしめ、更にICチップ毎のプロセス 機能及び心路機能を個々に确定することが可能な 構造を有する多層半導体無機回路チップをパッケージ内に對入してなる半導体機能を提供する。

即ち本発明は半導体素子が裏担されてなる素子 無限層が多層に積着され、各端に外部との神通パッドが散けられた多層半導体系状図路チャブをパッケージ内に封入した半導体装置において、 彼パッケージ内の内部パッドが階段状に多層に設けられ、対応する層の前記導通のパッドと内部パッドとが外部等体を介して装続されてなることを特徴とする。

\*ド2a。2b,2c或るいは2dが形成されて \*り、各層チャプの大きさは、上層のチャプを戦 せた際に下層チャプのボンディング・パッドが上 層チャプの角辺得(外側)に表出するように、上 値チャプになるに従って駆火小さく形成される。 ( 図中9 は表面保証絶縁額を表わす)

そしてこれら半条体ICチャブを検層関策する 際の接対回3はシリコン内附、エポキシ製脂或る いはポリ・イミド等の配象性樹脂、級ペースト等 の導電性後労削或るいは金一懸(AuーSt)等の合 金からをるろう材により形成される。なか上別の 中、ろう材を用いて養液を行う際には下側の半導 体ICチャブの表間保護絶縁膜9上に下め Au 等 からなるメッライズ脂を形成しておく必要があり。 又導電性接着剤或るいはろう材を用いて接着する

造に於ては。下 チャプの製画像類約教職9に 於ける周級部以外の所望の場所にコンタクト鑑象 形成し、前記簿電性接着形成るいはろう材を介し て上層チャプの所望の領域と終方向に電気的接続 を打り数に有利である。 以下本義明を包1 図及び終2 図に示すチップ係 層構造に於ける二つの失無例の上面図回及びA-A・矢根断面図例。第3 図及び第4 図に示すパッ ケージへのチップ実装構造に於ける二つの実施例 の新面板状図を用いて辞細に説明する。

本実施例の多篇半導体ICに使用する名集子器 教育としての半導体ICチャブは、通常行われる 例えばMIS型ICの設造工物に従って、ゲート 般化膜、ゲート戦極、ソース・ドレイン倒知。配 個等の形成が完了せしめられ、耐耐のための調助 用パッドであるメンディング・パッド部のみを残 して上面が禁証殴ガラス(PSG)等の改善保護 能験で襲われてなっている。なか上配がディ ング・パッド部にはパンプ状態移が形成される場 合もある。

そして例えば第1回(a)及び(b)に示すような多層 半導体1でチャブの機層構造に於ては、額1階の 半導体1でチャブ1a。第2階のテ・プ1b, 第 3階のテァブ1c及び第4層のチャブ1dの4[辺] に指った関係部に浮送所望数のポンティング・パ

又第2回回及び(い)社同じチャブ・ナイズの半導体体ICテ・ブを視着する際の報道を表わす別の一 実施例で、この場合は各層半導体ICテ・ブ例 たば1 a、1 b、1 c及び1 dのポンディング・ペット2 a、2 b、2 c及び2 d-は数テ・ブ化於ける割り合った2(辺)に治り級部の今に形成される。そしてチャブを接続する際に用いる整備層3としては前記同級絶談性樹脂、導電性整備剤或るいはろう材が使用される。(圏中9は要面保護絶数を安わす)

特別的57- 31166(3)

ディング・パッドである)2 m。 2 b 及び2 c と 多層に形成された半導体パッケージ4の内部パッ ド m m。 6 b 以るいは 6 c とがワイヤ・ポンディ ング等の万法により外部導体であるワイヤーで 途続されている。(図中 m は表面保護施融膜を表 わす)

そして本終始例に於ては以上階のチャブ」 dの所望のポンデ・ング・パッド 2 d とその下層のチャブ1 c の所望のポンデ・ング・パッド 2 c とはワイヤ・ポンデ・ング化より外部解析?。 て後晩された防盗を有してかり、各チャブに形成されたのような外部解析を検索が行われる。なか該諸道に於て半導体パックージ4の内部パッド 6 a , 6 b 及び6 c はそれぞれが応する多層半準体操機回路チャブ1 a , 1 b 及び1 c のボンディング・パッド 2 a , 2 b 取るいは 2 c とほぼ等しい高さに形成されるととかまましい。

又為 4 四位多層学導体集積回路テップをファース、ボウン構造で半導体パッケージに搭載する本

さらに本発明の半導体装置のパ・ケーツの内部 パ・ドの部分の構造が多層半導体製積回路チ・ブ の湯過パ・ドの部分の構造とほぼ対応するように 形成されているので削記チャブの更複が容易に行 まえる。

又本発明の第1の災税例の認適に於ては、各無子集績層のポンディング・バッドが表出しており 前述のように異様チップのポンディング・バッド 間を外部場体で 配することが可能である。従っ て該領導の半退体報復の多層テップに於ては、必 なお飲精造に於ては各層の半球体ICチャブの芽さと半導体パッケージの内部配線の層間関隔は段 使等しくする必要がある。

以上説明したように本秀明の構造を有する半導体装置に於ては、半導体パッケージ内に半導体IC テップが積層固定されてなっているので、メング

ずしも一枚のチャブで回路機能を完成せしめる必要はなく。 複数枚のチャブにまたがって回路機能を形成することができる。

使って本発明によれば多層学等体ICの数進多 割まりが向上すると何時に、電子計算被取るいは 電子通信装置等の電子機器の小型化、大容数化が 関れる。

#### 4. 図園の簡単な説明

第1 図及び割2 図は本発明の多層半導体象状配 略に於けるチャブ機層構造の二つの実施例を示し (4) はその上面図。(4) はそのA-A′ 矢視断面図で ある。又割3 図及び第4 図は本発明に於けるバッ ケージへのチャブ実装構造の二つの実施例の断値 概式図である。

図に於て18と1bと1cと1dは業子外費用である半導体無費国際サップ。3aと3bと2cと2dはボンディング・パッド。3は接近知。4は半導体バッケージ。5はサップ・ステージ。6aと6bと6cはパッケージの内部パッド。7及び7、は外部学体、8aと8bと8cはパンブ気便

9は我國保護絶縁筋を示す。



